以下是我个人做一个小系统的经过：贴出来共享，如有谁能找到方法解决Error: WYSIWYG RAM primitive "ram_block1a2" must have Port A, Address port or parameter specified这个问题，给我留个言，因为 这个导致我去用dsp_bulder 中的RAM，再遇到问题，才解决了。

以下是我在EDACN论坛上发的贴和自己回的贴，我给他拷贝过来了。同时，也给我们提供了一种思路，若需要用的一些模块没有IP，而写起来又会相当复杂，想想能否利用DSPBUILDER来构建也不失为一种好的方案。它拥有较有好的GUI，搭建一些较复杂的算法是比直接用HDL来描述是简单多了。效率方面我也不清楚，估计会低一点.

我在一个系统中用到了一个ram 的lpm，使用上是没问题的，可在分析与综合阶段就出现错误：
Error: WYSIWYG RAM primitive "ram_block1a2" must have Port A, Address port or parameter specified
此后我就打算使用DSP_builder中的dual -port ram
使用后生成的vhdl文件，我再想将其升成symbol file图形文件时，则出现加载库的问题，
错误如下:Error (10481): VHDL Use Clause error at dsp_ram.vhd(27): design library "dspbuilder" does not contain primary unit "dspbuilderblock"
此时我上dsp_builder 与quartus II安装目录中找相关的库文件，却找不到dspbuilderblock.vhd这个文件， 不知怎么解决？大家给点意见?
能否给讲讲dsp_bulder 生成文件vhdl文件的相互关联？

评论