博文
电路常识性概念（10）-奇偶校验(2010-07-30 18:00:00)
摘要： 奇偶校验就是在通信中多传一位作为奇偶校验位。如果我选择奇校验，那么数据位中为1的个数与校验位相加（不包括起始位或停止位），结果应该是奇数；偶校验则反之。 接收时看1的个数是
否符合设定的校验，可以判断是否有误码。 奇偶校验只能检错，不能纠错的。而且只能检测1位误码，检测出有错后只能要求重发，没法纠正的。
举个简单的例子：例如我用奇校验，数据0110 0101，则校验位是1；如果数据0110 0100,则校验位应该是0
异步串行通信：
异步通信的特点是一个字符一个字符的传输，而且传送一个字符总是以起始位开始，以停止位结束，字符之间没有固定的时间间隔要求。每一个字符的前面都有一个
起始位（低电平，逻辑0），字符本身由5~8位数据位组成，接着字符后面是一位校验位（设置奇偶校验前提下），最后是一位、一位半或者是二位的停止位，停
止位后面是不定长度的空闲位。停止位和空闲位都规定为高电平，这样就保证起始位开始处一定有一个下降沿。
起始位实际上是作为联络信号附加进来的，当它变为低电平时，通知接收方传送开始，它的到来，表示下面接着是数据位来了，要准备接收；而停止位标志一个字符
传送的结束。
传送开始前，收发双方把双方采用的通讯格式（包括字符的数据位长度、停止位位数、有无校验位、奇校验或是偶校验）和波特率作统一规定。传送开始后，接收设
备不断的检测传输线，当收到一系列的1（停止位或是空闲位）之后，检测到一个下降沿，说明起始位出现，起始位经确认后，就开始接收所规定的数据位、奇偶校
验位和停止位。经过处理将停止位去掉，
把数据位拼成一个并行字节，并且经校验，无奇偶错误后才算正确的接收一个字符。
异步串行通信是按字符传输的，每传送一个字符，就用起始位通知对方，以此来重新核对收发双方......
电路常识性概念（8）-MOS管及简单CMOS逻辑门电路原理图(2010-07-30 17:58:00)
摘要：现代单片机主要是采用CMOS工艺制成的。1、MOS管 MOS管又分为两种类型：N型和P型。如下图所示：
以N型管为例，2端为控制端，称为“栅极”；3端
通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。
对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4端与6端导通，栅极5要加低电平。
在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS管，任何时
候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管”。
2、CMOS逻辑电平
高速CMOS电路的电源电压VDD通常
为+5V；Vss接地，是0V。
高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者VDD-
1.5V～VDD）
低电平视作逻辑“0”，要求不超过VDD的35%或0～1.5V。
+1.5V～+3.5V应看作不确定电平。在硬件设计中要避免出现不确
定电平。
近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。
低电源电压有助于降低功耗。VDD为3.3V的CMOS器件已大量使用。在便携式应用中，VDD为2.7V，甚至1.8V的单片机也已经出现。将来电源电
压还会继续下降，降到0.9V，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电
平视为逻辑“1”的规律仍然是适用的。
3、非门
非门
（反向器）是最简单的门电路，由一对CMOS管组成。其工作原理如下：
A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与VDD一致，输出高电平。
4、与非门
与非
门工作原理：
①、A、B输
入均为低电平时，1、2管导通，3、4管截止，C端电压与VDD一致，......
电路常识性概念（7）-三态门与高阻态(2010-07-30 17:57:00)
摘要：三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路。高阻态相当于隔断
状态（电阻很大，相当于开路）。 三态门都有一个EN控制使能端，来控制门电路的通断。
可以具备这三种状态的器件就叫做三态(门,总线,......). 计算机里面用 1和0表示是，非两种逻辑，但是，有时候，这是不够的，
比如说，他不够富有，但是他也不一定穷啊；她不漂亮，但也不一定丑啊，处于这两个极端的中间，就用那个既不是＋
也不是―的中间态表示，叫做高阻态。 高电平，低电平可以由内部电路拉高和拉低。而高阻态时引脚对地电阻无穷，此时读引脚电平时可以读到真实的电平值。高阻
态的重要作用之一就是I/O(输入/输出)口在输入时读入外部电平用。
高阻态相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻
辑功能的输出级，也是一种控制开关。主要是用
于总线的连接，因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过OE/CE之类的信号选
通。如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
如果你的设备端口要挂在一个总线上，必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作
输出，这时其他端口必须在高阻态，同时可以输入这个输出端口的数据。所以你还需要有总线控制管理，
访问到哪个端口，那个端口的三态缓冲器才可以转入输出状态，这是典型的三态门应用。
如果在线上没有两个以上的输出设备, 当然用不到三态门，而线或逻辑又另当别论了。
++++++++++++++++++++++++++++++++++++
高阻态这是一个数字电路里常见的述语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的
话，对下级电路无任何影响，和没......
电路常识性概念（6）-VCC、VDD和VSS三种标号的区别(2010-07-30 17:56:00)
摘要：在电子电路中，常可以看到VCC、VDD和
VSS三种不同的符号，它们有什么区别呢？
一、解释
VCC：C=circuit 表示电路的意思, 即接入电路的电压；
VDD：D=device 表示器件的意思,
即器件内部的工作电压；
VSS：S=series
表示公共连接的意思，通常指电路公共接地端电压。
二、说明
1、对于数字电路来说，VCC是电路的供电电压,VDD是芯片的工作电压（通常Vcc>Vdd），VSS是接
地点。(例如，对于ARM单片机电路，其供电电
压VCC一般为5V，一般经三端稳压块将其转为单片机工作电压VDD=3.3V)
2、有些IC既有VDD引脚又有VCC引脚，说明这种器件自身带有电压转换功能。
3、在场效应管（或COMS器件）中，VDD为漏极，VSS为源极，VDD和VSS指的是元件引脚，而不表示供电电
压。
......
电路常识性概念（5）-上拉电阻、下拉电阻 / 拉电流、灌电流 / 扇出系数(2010-07-30 17:55:00)
摘要：(一)上拉电阻：
1、当TTL电
路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平 （一般为3.5V），
这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必
须加上拉电阻，才能使用。
3、为加大输出
引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提
供泄荷通路。同時管脚悬空就比较容易接受外界的电
磁干扰（MOS器件为高输入阻抗，极容易引入外界干扰）。
5、芯片的管脚加
上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的
抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
(二)上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考
虑应当足够大：电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小：电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。
(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：
1．
驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．
高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻
和开关管导通电阻分压值应确保在零电平门槛之下。
4．
频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成R......
电路常识性概念（4）-TTL与CMOS电平 / OC门(2010-07-30 17:54:00)
摘要：一．TTL
TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor
logic gate），TTL大部分都采用5V电源。
1.输出高电平Uoh和输出低电平Uol
Uoh≥2.4V,Uol≤0.4V
2.输入高电平和输入低电平
Uih≥2.0V，Uil≤0.8V
二．CMOS
CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，
因此不用的输入端不应开路，接到地或者电源上。CMOS电路的优点是噪声容限较宽，静态功耗很小。
1.输出高电平Uoh和输出低电平Uol
Uoh≈VCC，Uol≈GND
2.输入高电平Uoh和输入低电平Uol
Uih≥0.7VCC,Uil≤0.2VCC （VCC为电源电压，GND为地）
从上面可以看出:
在同样5V电源电压情况下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V；
而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V～3.5V之间，则CMOS电路就不能检测到高电平，低电
平小于0.4V满足要求，所以在TTL电路驱动COMS电路时需要加上拉电阻。如果出现不同电压电源的情况，也可以通过上面的方法进行
判断。
......
电路常识性概念（3）-TTL与CMOS集成电路(2010-07-30 17:53:00)
摘要：目前应用最广泛的数字电路是TTL电路和CMOS电路。
1、TTL电路
TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。
它具
有速度高（开关速度快）、驱动能力强等
优点，但其功耗较大，集成度相对较低。
根据
应用领域的不同，它分为54系列和74系列，前者为军品，一般工业设备和消费类电子产品多用后者。74系
列数字集成电路是国际上通用的标准电路。其品种分为六大类：74××（标准）、74S××（肖特基）、74LS××（低功耗肖特基）、74AS××（先进肖特基）、74ALS××（先进低功耗肖特基）、74F××（高速）、其逻辑功能完全相同。
2、 CMOS电路
MOS电路又称场效应集成电路，属于单极型数字
集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导。
它的主
要优点是输入阻抗高、功耗低、抗干扰能力强且适合大规模集成。特别是其主导产品CMOS集成电路有着特殊的优点，如静态功耗几乎为零，输出逻辑电平可为VDD或VSS，上升和下降时间处于同数量级等，因而CMOS集成电路产品已成为集成电路的主流之一。
其品
种包括4000系列的CMOS电路以及74系列的高速CMOS电路。其中74系
列的高速CMOS电路又分为三大类：HC为CMOS工作电平；HCT为TTL工作电平（它可与74LS系列互换使用）；HCU适用于无缓冲级的CMOS电路。74系列高速CMOS电路的逻辑功能和引脚排列与相应的74LS系列的品种相同，工作速度也相当高，功耗大为降低。
74
系列可以说是我们平时接触的最多的芯片，74系列中分为很多种，而我们平时用得最多的应该是以下几种：74LS，74HC，74HCT这三种
输入电
......
电路常识性概念（2）-电容(2010-07-30 17:52:00)
摘要： 所谓电容，就是容纳和释放电荷的电子元器件。 电容的基本工作原理就是充电放电，当然还有整流、振荡以及其它的作用。
另外电容的结构非常简单，主要由两块正负电极和夹在中间的绝缘介质组成。
作为无源元件之一的电容，其作用不外乎以下几种：
1、应用于电源电路，实现旁路、
去藕、滤波和储能的作用
1）旁
路
旁路电容是为本地器件提供能量的储能器件，它能使稳压器的输出均匀化，降低负载需求。就像小型可充电电池一样，旁路电容能
够被充电，并向器件进行放电。为尽量减少阻抗，旁路电容要尽量靠近负载器件的供电电源管脚和地管脚。这能够很好地防止输入值过大而导致的地电位抬高和噪
声。地弹是地连接处在通过大电流毛刺时的电压降。
2）去藕
去藕，又称解藕。从电路来说，总是可以区分为驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比
较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常
情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。将旁
路电容和去藕电容结合起来将更容易理解。旁路电容实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频
旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等，而去耦合电容一般比较
大，是10uF或者更大，依
据电路中分布参数，以及驱动电流的变化大小来确定。
总的来说旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。这应该是他们的本质区别。
3）滤波
&nbs......
电路常识性概念（1）-输入、输出阻抗(2010-07-30 17:51:00)
摘要：1、输入阻抗
输入阻抗是指一个电路输入端的等效阻抗。在输入端上加上一个电压源U，测量输入端的电流I，则输入阻抗Rin=U/I。你可以把输入端想象成一个电阻的两
端，这个电阻的阻值，就是输入阻抗。
输入阻抗跟一个普通的电抗元件没什么两样，它反映了对电流阻碍作用的大小。
对于电压驱动的电路，输入阻抗越大，则对电压源的负载就越
轻，因而就越容易驱动，也不会对信号源有影响；而对于电流驱动型的电路，输入阻抗越小，则对电流源的负载就越
轻。因此，我们可以这样认为：如果是用电压源来驱动的，则输入阻抗越大越好；如果是用电流源来驱动的，则阻抗越小越好（注：只适合于低频电路，在高频电路中，还要考虑阻抗匹配问
题。另外如果要获取最大输出功率时，也要考虑阻抗匹配问题。）
2、输出阻抗
无论信号源或放大器还有电源，都有输出阻抗的问题。输出阻抗就是一个信号源的内阻。本来，对于一
个理想的电压源（包括电源），内阻应该为0，或理想电流源的
阻抗应当为无穷大。输出阻抗在电路设计最特别需要注意。
现实中的电压源，则做不到这一点。我们常用一个理想电压源串联一个电阻r的方式来等效一个实际的电压源。这个跟理想电压源串联的电阻r，就是（信号源/放
大器输出/电源）的内阻了。当这个电压源给负载供电时，就会有电流I从这个负载上流过，并在这个电阻上产生I×r的电压降。这将导致电源输出电压的
下降，从而限制了最大输出功率（关于为什么会限制最大输出功率，请看后面的“阻抗匹配”）。同样的，一个理想的电流源，输出阻抗应该是无穷大，但
实际的电路是不可能的。
3、阻抗匹配
阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。
阻抗匹配分为低频和高......